-
職缺名稱公司名稱上班地點工作經驗更新薪資待遇
- 時薪183~250元 新竹市東區 工作經歷不拘 4天前展開
•我們在一個節奏快且敏捷的工作環境, 聚焦長期目標, 動手解決真正問題, 將 AI 落地在真實世界, 並發表論文在頂級會議與期刊. 歡迎加入我們. •此職位將協助部門AI專案執行相關實驗與分析, 包含但不限於實驗規劃, 模型開發. •This is a technical role, and it requires a high willingness to learn state-of-the-art AI techniques and a skill to apply AI techniques to business applications/processes. This job opening encompasses a wide range of end-to-end ML pipeline activities, including framing AI problems, data collection/preprocess/exploration, model development/evaluation, model deployment/monitor. Our major responsibilities include (1) landing AI in real world (2) publication at top conference/journal (DAC, IEEE/TCAD, ICLR, ICML…). Here, you will be working in a fast-paced and agile environment which needs a mindset of a startup. Together with worldwide colleagues you will deliver everything from state-of-the-art algorithms to quicker value proving solutions. •This position will assist the department‘s AI project to perform related experiments and analysis, including but not limited to experiment planning, model development.
- 時薪250~450元 新竹市東區 工作經歷不拘 4天前展開
• 參與3GPP RAN4會議，包括可能的線上或線下討論，以及協助撰寫會議技術文稿 • 檢驗內部及外部標準提案的有效性，透過鏈路級模擬或系統級模擬來撰寫技術文稿 • 於鏈路級模擬或系統級模擬程試中開發新的模組來支援最新3GPP標準的功能 • 參與內部或外部會議，提供想法創意，以及所需之效能評估
- 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 4天前展開
1. 數位電路開發設計與整合 2. IP與系統層級驗證，包含FPGA和實際晶片 3. 數位流程執行與優化 4. IP文件與功能維護
- 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 4天前展開
高速與低功耗GPU實作(P&R), Power/Performance/Area/Schedule改善及FLOW開發 The candidate who fills this position will work closely with GPU hardware designer, IP and flow teams to improve GPU power/performance/area/schedule/yield. Candidate is responsible for all aspects of physical design and implementation of large GPUs which are targeted at the DTV, smart phone markets. Responsibilities include GPU hierarchical physical implementation/coordination (floor plan, block assembly, power/clock distribution, timing closure, power, IR, noise analysis and back-end verification). Also responsible for flow development with focus on improving GPU development schedule, chip cost, chip power, chip performance, yield, and development resources.
- 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 4天前展開
1) 開發針對本公司晶片設計所使用的EDA工具,工作內容包含:需求分析,演算法設計,資料處裡,與使用者介面設計 2) 推廣與嵌入新的流程到未來開案的晶片,目標是提升晶片開發的效率與品質 3) 透過設計演算法或以AI技術來定義與解決IC設計流程遇到的難題
- 1111南台灣職場小語
【推薦工作】作業員、技術員、包裝員｜無經驗可、享週休二日！
- 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 4天前展開
(1) Verification Planning 1.1 DSP platform module and/or system design 1.2 5G/6G modem module and/or system design (2) Testbench Build-Up 1.1 Constrained random verification by SystemVerilog/UVM usage 1.2 Reference modeling 1.3 Assertion check 1.4 Coverage closure (3) Coordination with Algorithm/Digital design/Software teams
- 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 4天前展開
Responsible for digital design verification of power management IC 1. Define verification plan 2. Create testbench and verify design functionality 3. Develop verification environment 4. Explore DV methodology
- 面議（經常性薪資達4萬元或以上） 台北市內湖區 工作經歷不拘 4天前展開
由於 先進製程 與 高整合度晶片 需要 較長的研發時間 及 高製造成本, DV (Design Verification) 已成為 聯發科技 晶片開發流程中 不可或缺的一環 . CDG DV部門負責 開發與執行 最高整合度 Smartphone, TV 與 ASIC 驗證工程. * 內容包含: 整合型驗證環境開發, 大數據分析與效能改善, BUS Fabric / EMI (External memory interface ) / Low power functions 驗證規劃及執行. * 工作中需要 設計 及 精進 Verification plan/methodology/bench, 對 SOC 系統會有整體而深入的了解. * 利用 最新 EDA tool and concept 來完成 你的 驗證計畫. **工作地點:新竹、台北皆可
- 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 4天前展開
Multi-RAT (6G/5G/4G/3G/2G) modem development. This is a common job description. You may involve at least one or more topics in the following: (1) architecture planning 1.1 Modem/SoC TOP system architecture 1.2 Modem/SoC CPU system design 1.3 Modem/SoC DSP system design 1.4 Modem/SoC BUS system design (2) digital circuit design and verification 2.1 baseband modules 2.2 digital front-end modules 2.3 RF/mixed-mode digital control modules 2.4 Computer/network system modules 2.5 High speed interface design (3) IP integration 3.1 Clock/reset, test modeand low power mode design 3.2 floorplan and synthesis development (4) Design methodology 4.1 design flow enhancement (low power/verification/etc) 4.2 chip MP quality control flow
- 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 4天前展開
多核心處理器系統驗證工程師: -Constrain random verification for 處理器和外圍設計電路 -以Coverage driven的低功耗驗證 -基於硬體電路架構的，Formal 靜態驗證
- 面議（經常性薪資達4萬元或以上） 新竹市東區 工作經歷不拘 4天前展開
由於 先進製程 與 高整合度晶片 需要 較長的研發時間 及 高製造成本, DV (Design Verification) 已成為 聯發科技 晶片開發流程中 不可或缺的一環 . CDG DV部門負責 開發與執行 最高整合度 Smartphone, TV 與 ASIC 驗證工程. 內容包含: 整合型驗證環境開發, 大數據分析與效能改善, BUS Fabric / EMI (External memory interface ) / Low power functions 驗證規劃及執行. 工作中需要 設計 及 精進 Verification plan/methodology/bench, 對 SOC 系統會有整體而深入的了解. 利用 最新 EDA tool and concept 來完成 你的 驗證計畫. **工作地點:新竹、台北皆可
- 月薪39000~55000元 台中市外埔區 工作經歷不拘 2天前展開
1、產線收料 2、成品異常檢驗 3、日班:39,000起、晚班:47,000起 4、固定班別，無需輪班 ★公司於2024年Q2新增外埔新廠，此職缺要先在大雅上班培訓， 新廠落成後於外埔上班★ ★培訓期間會給予交通補助★
就業保險產假產檢假家庭照顧假年節獎金 -
